CUSTOMER NO. 23932

PATENT APPLICATION Docket No.: 61170-16USPX

OIP	E		
SP 11	MR SINK	IN THE UNITED ST	ATES PATENT AND TRADEMARK OFFICE
TRAD!	In App	lication of:)
- CO.12	L	aville, et al.)
	Serial No	.: 10/629,342) Examiner: Not yet assigned
	Filed:	July 28, 2003) Group Art Unit:
		EVICE AND PROCESS FOR LECTRONIC CIRCUIT	ADJUSTMENT OF AN OPERATING PARAMETER OF AN ANALOG
	_		I hereby certify that this correspondence is being deposited with the United States Postal Service as first class mail in an envelope addressed to:

Commissioner for Patents

P. O. Box 1450

Alexandria, VA 22313-1450

Dear Sir:

CLAIM OF PRIORITY UNDER 35 U.S.C. § 119

Under the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of French Application No. 0209615 filed July 29, 2002, which is identified in the declaration of the above-identified application. A certified copy of the priority document is filed herewith.

Respectfully submitted,

EXKENS & GILCHRIST A Professional Corporation

Commissioner for Vatents, P. O. Box 1450, Alexandria, VA 22313-1450

Margo Barbarash

Reg. No. 35,701

1445 Ross Avenue, Suite 3200 Dallas, Texas 75202-2799 (214) 855-4795 (214) 855-4300 (fax)

					_	
				;	•	
					•	
			•			
		•			. ".	
					•	
i+						
į.						

INPI
INSTITUT
NATIONAL DE
LA PROPRIETE
INDUSTRIELLE

BREVET D'INVENTION

CERTIFICAT D'UTILITÉ - CERTIFICAT D'ADDITION

COPIE OFFICIELLE

Le Directeur général de l'Institut national de la propriété industrielle certifie que le document ci-annexé est la copie certifiée conforme d'une demande de titre de propriété industrielle déposée à l'Institut.

Fait à Paris, le 29 JM, 2003

Pour le Directeur général de l'Institut national de la propriété industrielle Le Chef du Département des brevets

Martine PLANCHE

INSTITUT
NATIONAL DE
LA PROPRIETE
INDUSTRIELLE

SIEGE 26 bis, rue de Saint Petersbourg 75800 PARIS cedex 08 Téléphone : 33 (0)1 53 04 53 04 Télécopie : 33 (0)1 53 04 45 23 www.inpl.fr

				•
			•	
•2				



BREVET D'INVENTION CERTIFICAT D'UTILITÉ

Code de la propriété intellectuelle - Livre VI

26 bis, rue de Saint Pétersbourg 75800 Paris Cedex 08 Téléphone : 01 53 04 53 04 Télécopie : 01 42 94 86 54

REQUÊTE EN DÉLIVRANCE 1/2

	Réservé à l'INPI	Cet imprimé est à remplir lisiblement à l'encre noire DB 540 W / 190600				
	JIL. 2002 I PARIS 0209615 2 9 JUIL. 2002	75008 PARIS				
(facultatif)	B 02/1	154 FR-0DE				
Confirmation d'un	dépôt par télécopie	□ N° attribué par l'INPI à la télécopie				
2 NATURE DE L	A DEMANDE	Cochez l'une des 4 cases suivantes				
Demande de b	revet	X				
Demande de ce	ertificat d'utilité					
Demande divisi	ionnaire					
	Demande de brevet initiale	N° Date				
ou deman	ade de certificat d'utilité initiale	N° . Date				
	d'une demande de					
brevet européer	Demande de brevet initiale	N° Date				
LA DATE DE I	N DE PRIORITÉ DU BÉNÉFICE DE DÉPÔT D'UNE NTÉRIEURE FRANÇAISE	Pays ou organisation Date/				
		Date N°				
		S'il y a d'autres priorités, cochez la case et utilisez l'imprimé «Suite»				
5 DEMANDEU		S'il y a d'autres demandeurs, cochez la case et utilisez l'imprimé «Suite»				
Nom ou dénor	nination sociale	STMicroelectronics SA				
Prénoms	and the particular property and the particular and					
Forme juridiqu	ie	Société Anonyme				
N° SIREN						
Code APE-NAF						
Adresse	Rue	29, Boulevard Romain Rolland				
Code postal et ville		92120 MONTROUGE				
Pays		France				
Nationalité		Française				
N° de télépho						
N° de télécop	ie (Jacuitatif) onique (facultatif)					
, 610611	quo (mommun)					



BREVET D'INVENTION CERTIFICAT D'UTILITÉ

REQUÊTE EN DÉLIVRANCE 2/2

LIEU	こういい こうしゅんしゅう	5		DB 540 W /260899		
Vos références (facultatif)	pour ce dossier :	B 02/1154	FR-ODE			
6 MANDATA	IRE					
Nom						
Prénom			·			
Cabinet ou	Société	BUREAU D.A.	CASALONGA-JOSSE			
N °de pouv de lien con	oir permanent et/ou tractuel					
Adresse	Rue	8 avenue Pe	rcier			
	Code postal et ville	75008	PARIS			
	hone (facultatif)					
	opie (facultatif)					
Adresse éle	ectronique (facultatif)					
INVENTEU	IR (S)					
Les invente	urs sont les demandeurs	☐ Oui ☑ Non Dans ce cas fournir une désignation d'inventeur(s) séparée				
RAPPORT	DE RECHERCHE	Uniquement pou	r une demande de breve	t (y compris division et transformation)		
	Établissement immédiat ou établissement différé	1 *4-				
Paiement (échelonné de la redevance	Paiement en deux versements, uniquement pour les personnes physiques Oui Non				
RÉDUCTION DES REDI		Uniquement pour les personnes physiques ☐ Requise pour la première fois pour cette invention (joindre un avis de non-imposition) ☐ Requise antérieurement à ce dépôt (joindre une copie de la décision d'admission pour cette invention ou indiquer sa référence):				
34	ez utilisé l'imprimé «Suite», e nombre de pages jointes					
ON DO M	RE DU DEMANDEUR ANDATAIRE jualité du signataire) Conse i	A. CASALT (bm 92-10		VISA DE LA PRÉFECTURE OU DE L'INPI L MARIELLO		

La loi n°78-17 du 6 janvier 1978 relative à l'informatique, aux fichiers et aux libertés s'applique aux réponses faites à ce formulaire. Elle garantit un droit d'accès et de rectification pour les données vous concernant auprès de l'INPI.

Dispositif et procédé d'ajustement d'un paramètre de fonctionnement d'un circuit électronique analogique.

La présente invention concerne le domaine des circuits électroniques analogiques.

Plus particulièrement, l'invention porte sur un dispositif et sur un procédé d'ajustement d'un paramètre de fonctionnement d'un tel circuit.

Une application particulièrement intéressante d'un tel dispositif et d'un tel procédé concerne l'ajustement de la tension de référence fournie par une source de tension de référence.

Une source de tension de référence est un circuit analogique délivrant une tension constante, indépendamment de la température de fonctionnement et du courant d'alimentation qui lui sont appliquées.

Comme on le conçoit, la valeur du niveau de tension fourni par la source de tension de référence est un paramètre qui doit être fixé de manière très précise. Or, lors de l'assemblage, en particulier lors de la mise en boîtier du circuit, le niveau de tension fourni par le circuit est susceptible de subir une dérive sensible.

Pour rattraper cette dérive, les sources de tension de référence sont pourvues d'un dispositif d'ajustement, par exemple intégré à l'un des étages de la source. Ce dispositif d'ajustement agit en adaptant la valeur globale de résistances placées entre l'anode et la cathode du circuit en fonction du niveau de tension à ajuster, en utilisant des éléments claquables ou fusibles actionnables sélectivement.

L'ajustement du niveau de tension fourni par le circuit analogique s'effectue en sélectionnant un ou plusieurs éléments fusibles et en alimentant ces derniers avec un niveau de tension suffisant pour provoquer un claquage de ces éléments.

La sélection et l'activation des éléments fusibles s'effectuent en utilisant des broches spécifiques qui communiquent chacune avec l'un des éléments claquables.

15

10

5

20

25

10

15

20

25

30

Ainsi, les circuits électroniques de ce type ne disposent pas d'une configuration standard, dans la mesure où ils comportent des broches supplémentaires.

En outre, l'ajustement du paramètre s'effectue avant mise en boîtier, c'est-à-dire avant que le paramètre à ajuster subisse une dérive. Cet ajustement s'effectue donc à priori et est nécessairement imparfait.

Le but de l'invention est de pallier ces inconvénients et de fournir un dispositif et un procédé d'ajustement d'un paramètre de fonctionnement d'un circuit analogique pouvant s'adapter à un circuit analogique standard et pouvant compenser la dérive du paramètre lors de la mise en boîtier avec une précision accrue.

Selon l'invention, il est dispositif donc proposé un d'un de fonctionnement d'un d'ajustement paramètre circuit électronique analogique, comprenant un ensemble de résistances d'ajustement configurables de l'extérieur du circuit pour moduler la valeur de résistances du circuit et ajuster ainsi la valeur dudit paramètre, et des moyens fusibles associés chacun à l'une desdites résistances d'ajustement et destinés à être sélectionnés et activés pour configurer les résistances du dispositif d'ajustement.

Selon une caractéristique générale ce dispositif d'ajustement, celui-ci comporte en outre un circuit logique combinatoire recevant en entrée un signal de commande appliqué à partir de l'extérieur du circuit sur une borne de ce dernier et adapté pour sélectionner l'un des moyens fusibles en fonction d'un signal qui lui est appliqué.

Selon une autre caractéristique de ce dispositif, celui-ci comporte un circuit de comptage raccordé au circuit logique et recevant en entrée le signal de commande pour s'incrémenter à chaque transition de ce signal de commande, le compte du circuit de comptage constituant un signal d'adressage des moyens fusibles.

Il comporte en outre un circuit de commande de l'activation et de la désactivation du circuit électronique et du dispositif d'ajustement raccordé entre ladite borne du circuit et le circuit de comptage et comportant un étage de commande de l'activation et de la désactivation du circuit électronique et un étage d'élaboration d'un signal d'horloge pilotant le circuit de comptage.

Selon un mode de mise en œuvre, chaque étage de commande comporte un ensemble de diodes en série raccordées entre ladite borne du circuit électrique analogique et un élément de commutation commandé en fonction de la tension appliquée sur ladite borne du circuit, lesdites diodes définissant, conjointement une tension de seuil d'activation de l'élément de commutation.

Selon un mode de réalisation, chaque étage de commande est muni d'un circuit à hystérésis.

Selon une caractéristique du circuit de comptage, celui-ci comporte un ensemble de bascules de comptage et un ensemble de portes logiques placées en entrée du circuit de comptage de manière à accélérer les transitions du signal de commande.

Par exemple, les résistances d'ajustement sont respectivement disposées en série avec les éléments fusibles, chaque ensemble constitué par une résistance d'ajustement et un élément fusible étant disposé en parallèle sur une résistance du circuit à ajuster.

Selon une autre caractéristique du dispositif selon l'invention, les éléments fusibles sont formés chacun par un transistor MOS possédant un transistor bipolaire parasite.

Selon un mode de mise en œuvre avantageux, il comporte des moyens de réglage d'un seuil de tension de claquage des éléments fusibles.

Ces moyens de réglage comportent par exemple un pont résistif disposé entre la grille et la source et la grille et le drain de chaque transistor MOS.

Selon l'invention, il est également proposé un circuit électronique analogique, par exemple une source de tension de référence, caractérisé en ce qu'il comporte un dispositif d'ajustement tel que défini ci-dessus.

Selon l'invention, il est également proposé un procédé d'ajustement d'un paramètre de fonctionnement d'un circuit

15

10

5

20

30

électronique analogique, comprenant un ensemble de résistances d'ajustement configurables de l'extérieur du circuit pour moduler la valeur de résistances du circuit et ajuster ainsi la valeur dudit paramètre, et des moyens fusibles associés chacun à l'une desdites résistances d'ajustement et destinés à être sélectionnés et activés pour configurer les résistances du dispositif d'ajustement, ce procédé étant destiné à être mis en œuvre au moyen d'un dispositif d'ajustement tel que défini ci-dessus.

Ce procédé comporte les étapes de :

10 - mesure du paramètre de fonctionnement du circuit;

- mise à zéro d'un circuit de comptage;

- positionnement du niveau de la tension d'alimentation du circuit au-delà d'une première valeur de seuil de manière à désactiver le circuit;
- génération d'un signal d'horloge de commande du dispositif de manière à incrémenter le circuit de comptage jusqu'à un niveau de comptage correspondant à l'un des moyens fusibles;
- décodage du signal d'horloge et sélection du moyen fusible correspondant; et
- augmentation du niveau de la tension d'alimentation jusqu'à une tension de claquage du moyen fusible.

D'autres buts, caractéristiques et avantages de l'invention apparaîtront à la lecture de la description qui va suivre, donnée uniquement à titre d'exemple non limitatif, et faite en référence aux dessins annexés, sur lesquels :

- -la figure 1 est un schéma synoptique illustrant la structure d'un dispositif d'ajustement conforme à l'invention;
- -la figure 2 est un exemple de chronogramme montrant l'évolution en fonction du temps du signal de commande Vc appliqué sur la cathode de la source de tension de référence;
- -la figure 3 est un schéma illustrant la structure du circuit de commande de l'activation et de la désactivation du circuit électronique et du dispositif d'ajustement;

ΤŲ

5

15

20

30

10

15

20

25

30

-les figures 4a et 4b sont des vues de détail du circuit de la figure 3, illustrant le circuit à hystérésis;

-la figure 5 montre des courbes illustrant le comportement du circuit de commande d'activation et de désactivation de la figure 3;

-la figure 6 est un schéma illustrant la structure du circuit de comptage;

-la figure 7 est un schéma illustrant la constitution du circuit logique combinatoire;

-la figure 8 est une table de vérité servant à l'élaboration du circuit logique combinatoire;

-les figures 8a et 8b montrent la structure du circuit de sélection des moyens fusibles;

-la figure 9 illustre la constitution des moyens fusibles utilisés pour la modulation des valeurs de résistance du circuit électronique analogique; et

-la figure 10 est un schéma général de l'étage de sélection et d'activation des éléments fusibles.

Sur la figure 1, on a représenté la structure générale d'un dispositif d'ajustement d'un paramètre de fonctionnement d'un circuit électronique analogique, désigné par la référence numérique générale 10.

Dans l'exemple de réalisation représenté, ce dispositif d'ajustement est destiné à ajuster la tension de référence fournie par une source de tension de référence, laquelle doit délivrer une tension fixe, indépendamment de sa température de fonctionnement ou de son courant d'alimentation.

On concevra néanmoins que l'invention s'applique également à tout type de circuit électronique analogique dont un paramètre de fonctionnement doit être précisément réglé, indépendamment de ses conditions de fonctionnement, tel qu'un amplificateur opérationnel ou un comparateur, pour lesquels la tension délivrée doit être précisément définie, un oscillateur, pour lequel la fréquence doit être réglée précisément, ...

10

15

20

25

30

Comme on le voit sur cette figure 1, le dispositif d'ajustement 10 est destiné à être placé en parallèle sur un étage 12 de la source de tension de référence, laquelle comporte un pont résistif constitué de résistances R_A, R_B, R_C et R₁, R₂ associées à un transistor Q, l'ensemble étant connecté entre une cathode C et une anode A qui constituent les bornes externes de la source de tension de référence.

Plus particulièrement, le dispositif d'ajustement 10 est disposé en parallèle sur certaines des résistances, désignées par les références numériques R_1 et R_2 , en vue de moduler leur valeur de résistance pour ajuster la tension de référence délivrée par la source, de manière à rattraper les dérives engendrées lors de l'assemblage du circuit en modulant la valeur globale du pont résistif entre l'anode et la cathode.

Le dispositif d'ajustement 10 comporte essentiellement: un circuit 14 de commande d'activation et de désactivation de la source 12 et du circuit d'ajustement 10, qui est raccordé à la cathode C; un circuit de comptage 16 raccordé au circuit de commande d'activation et de désactivation 14, destiné à s'incrémenter à chaque transition d'un signal de commande visible sur la figure 2; un circuit logique combinatoire 18 assurant un décodage de la sortie du circuit de comptage 16; un réseau de fusibles 20 activable sélectivement sous la commande du circuit logique 18 en fonction de la sortie du circuit de comptage 16; et un étage 22 de modulation des résistances R_1 et R_2 , constitué par un ensemble de résistances d'ajustement placées chacune en série avec un fusible du réseau de fusibles 20 et en parallèle sur l'une des résistances R_1 et R_2 à ajuster.

Comme on le voit sur cette figure 1, le dispositif 10 d'ajustement est raccordé entre la cathode C et les résistances R_1 et R_2 . Il utilise ainsi des broches standard de la source de tension et ne nécessite pas, pour son fonctionnement, de prévoir des broches spécifiques. En effet, le signal de commande, qui est appliqué sur la cathode de la source, permet, d'une part, de sélectionner les fusibles ainsi que les résistances d'ajustement des résistances R_1 et R_2 et, d'autre part, de provoquer le raccordement sélectif des résistances d'ajustement en parallèle sur les résistances R_1 et R_2 par action sur les

10

15

20

25

30

éléments fusibles, à partir de l'extérieur du circuit, après mise en boîtier.

Comme on le conçoit, au cours du fonctionnement de la source de tension de référence, le dispositif d'ajustement 10 doit être inactif. Dans ce cas, on injecte un courant par la cathode C et qui délivre une tension constante dite « de référence ». Au contraire, en mode d'ajustement de la tension de référence, le dispositif d'ajustement 10 doit être actif, et la source de tension de référence 12 doit être inactive. La cathode C est alors utilisée comme alimentation du dispositif d'ajustement.

En se référant également à la figure 2, le principe de fonctionnement de ce dispositif d'ajustement 10 est le suivant. Pour une tension d'alimentation appliquée à la cathode C inférieure à une première tension de seuil UVLO2 (Under Voltage Lock out 2), le dispositif d'ajustement 10 est inactif, la sortie du circuit de comptage 16 est à 0 et les fusibles du réseau 20 sont inactifs, c'est-à-dire passants. Pour une tension d'alimentation supérieure à cette première valeur de seuil UVLO2, l'étage de sortie de la source de tension de référence est inhibé et le dispositif d'ajustement 10 est activé. Pour sélectionner les éléments fusibles du réseau de fusibles 20 ainsi que les résistances d'ajustement correspondantes de l'étage 22, on génère signal d'horloge autour d'une tension d'alimentation UVLO1permettant d'incrémenter le circuit de comptage 16. Le niveau du compteur est alors défini par le nombre de périodes d'horloge réalisées. Ce nombre de périodes est alors décodé par le circuit logique combinatoire 18 et permet ainsi de sélectionner un ou plusieurs éléments fusibles ainsi que des résistances respectives. Une fois l'élément fusible sélectionné, on augmente la tension de la cathode C jusqu'à la tension de claquage de l'élément fusible. On modifie ainsi la valeur des résistances R₁ ou R₂ pour ajuster en conséquence la tension délivrée par la source de tension de référence.

La tension de référence ayant été ainsi ajustée, le circuit peut être utilisé comme source de tension de référence. Comme cela sera décrit par la suite, on évitera que la tension d'activation des éléments fusibles du réseau de fusibles 20 soit supérieure à la tension maximale admissible par la technologie utilisée pour la source de tension afin d'éviter d'endommager le circuit.

5

On va maintenant décrire, en référence à la figure 3, la structure du circuit de commande d'activation et de désactivation de la source de tension de référence du dispositif d'ajustement 10. Ce circuit de commande 14 possède deux fonctions. La première est de provoquer une inhibition du dispositif d'ajustement lors du fonctionnement normal de la source de tension de référence et de mettre le circuit de comptage à 0. La seconde est la mise en forme du signal de commande, à savoir le signal d'horloge appliqué au circuit de comptage.

15

10

Comme on le voit sur la figure 3, le circuit 14 de commande d'activation et de désactivation comporte un premier étage 24 d'élaboration du signal d'horloge H destiné au circuit de comptage, et un deuxième étage 26 de commande d'activation et de désactivation de la source de tension de référence, délivrant la première valeur de seuil UVLO2.

20

Chacun de ces étages comporte un ensemble de diodes, constituées par les jonctions p-n de transistors bipolaires, respectivement T1, T2 et T3, T4, T5, T6 et T7; et T8, T9, T10, T11.

25

En ce qui concerne le réseau de diodes T1 à T7 du premier étage 24 celles-ci sont raccordées à la cathode C et à la masse par l'intermédiaire d'une résistance R3. Le transistor bipolaire T6 constituant l'une des diodes du réseau de diodes est raccordé à la grille G d'un transistor M1 par l'intermédiaire d'un premier circuit à hystérésis 30, le drain D de ce transistor MOS M1 délivrant le signal d'horloge H par l'intermédiaire d'un deuxième circuit à hystérésis 32.

30

De même, les diodes T8 à T11 du deuxième étage 26 sont raccordées, d'une part, à la cathode C et, d'autre part, à la masse par l'intermédiaire d'une résistance R4. La borne commune entre le transistor T11 et la résistance R4 est raccordée à la grille G d'un transistor MOS M2. Le drain D de ce transistor MOS M2 est raccordé

à un nœud U2, lequel délivre la tension de seuil UVLO2 par l'intermédiaire d'une porte inverseuse 28.

Ce circuit 14 fonctionne de la façon suivante.

Lorsque la tension d'alimentation appliquée à la cathode C est inférieure à la tension de seuil UVLO2, le réseau de diodes constituées par les transistors T8 à T11 est bloqué. La grille du transistor M2 est alors raccordée à la masse par l'intermédiaire de la résistance R4. Le niveau de tension du nœud U2 est alors à un niveau haut, et la sortie de la porte inverseuse 28 est à un niveau bas. Ce niveau de tension pilote alors, par l'intermédiaire d'un étage approprié de type classique, le circuit de comptage 16 de manière à remettre les compteurs qui le composent à 0. Le dispositif d'ajustement est alors inactif. Pour une tension d'alimentation supérieure à la tension de seuil UVLO2, les diodes constituées par les transistors T8 à T11 sont passantes. Le transistor MOS M2, qui travaille en régime saturé, ramène le nœud U2 à la masse. Le dispositif est alors actif et la source de tension de référence est inactivée.

Par ailleurs, lorsque la tension d'alimentation fournie à la cathode C est inférieure au niveau de tension UVLO1, les diodes constituées par les transistors T1 à T7 sont bloqués. La grille G du transistor M1 est ramenée au niveau haut par l'intermédiaire d'un transistor MOS M3, qui est disposé entre la cathode et l'anode, dont la grille est raccordée au nœud commun entre le transistor T7 et la résistance R3 et qui travaille en régime bloqué. Le nœud U1 est alors positionné à un niveau haut.

Pour une tension d'alimentation supérieure au niveau de tension UVLO1, les diodes constituées par les transistors T1 à T7 sont passantes. Le transistor M3, qui travaille en régime linéaire, ramène le nœud U1 à la masse. Le compteur est alors incrémenté.

Comme indiqué précédemment, des circuits à hystérésis 30 et 32 sont utilisés pour créer une hystérésis, comme visible sur la figure 5, dans le fonctionnement de ce circuit de commande 14.

En ce qui concerne le circuit à hystérésis 30 associé au premier étage 24, celui-ci comporte un transistor MOS M4 associé à l'une des

25

5

10

15

20

diodes, à savoir la diode constituée par le transistor bipolaire T6, et un inverseur 34 placé entre le nœud U1 et le transistor MOS M4.

Ainsi, avec cet agencement, le nœud U1 commute du niveau haut au niveau bas lorsque toutes les diodes T1 à T7 sont passantes. En revanche, il passera du niveau bas au niveau haut lorsque les diodes notées T1 à T6 sont passantes, c'est-à-dire pour une tension d'alimentation inférieure. En effet, lorsque le nœud U1 est à un niveau bas, le transistor MOS M4 est passant, la diode désignée par la référence T6 est court-circuitée, ce qui implique un basculement d'une U1 à une tension inférieure. Cette hystérésis a été créée pour pallier une éventuelle variation due au bruit présent sur la tension d'alimentation qui génère le signal d'horloge du compteur, qui serait susceptible d'engendrer des erreurs de comptage au sein du circuit de comptage 16.

En se référant aux figures 4a et 4b, un circuit similaire 32 est également utilisé pour générer une hystérésis. Sur ces schémas, les éléments du circuit de la figure 3 ont été représentés sous la forme de sources de courant I1 et I2. Les figures 4a et 4b correspondent à deux états différents du circuit de la figure 3.

Ce circuit 32 comporte un transistor MOS M5 dont la source S est raccordé à la cathode C et dont le drain est connecté au transistor MOS M1. Un inverseur 36 est raccordé au drain du transistor M5 et délivre le signal d'horloge H. La grille du transistor M5 est raccordée à la sortie de l'inverseur 36.

En se référant également à la figure 5, lorsque l'entrée E du transistor MOS M1 passe du niveau haut à un niveau bas (figures 4a à 4b), le transistor M5 laisse passer un courant très faible, ceci en raison du retard de commutation de l'inverseur 36. En revanche, dans le cas où l'entrée passe du niveau bas à un niveau haut (figures 4b à 4a), le transistor MOS M5 laisse passer un courant qui vient s'ajouter au courant I1, permettant ainsi le décalage du seuil de basculement. Une hystérésis est alors créée.

L'équation des seuils de l'hystérésis V_{IH} et V_{IL} est définie par les équations suivantes :

15

10

5

20

25

$$V_{IH} = Vt_n + \sqrt{\frac{I_1 + I_{2IH}}{\left(\frac{W}{L}\right)_n \cdot \frac{\mu Cox}{2}}}$$
 (1)

$$V_{IL} = Vt_n + \sqrt{\frac{I_1 + I_{2IL}}{\left(\frac{W}{L}\right)_n \cdot \frac{\mu Cox}{2}}}$$
 (2)

dans lesquelles:

5

10

15

20

25

30

W/L désigne le rapport de dimensions du transistor ; Vt_n désigne la tension de seuil du MOS μ désigne la mobilité des porteurs ; et Cox désigne la capacité d'oxyde.

En se référant maintenant à la figure 6, le circuit de comptage est constitué par une association de trois bascules D 38, 40 et 42. Cette structure constitue un compteur modulo 8 asynchrone. Avec trois bascules D, on dispose de trois sorties Q1, Q2 et Q3. Ces bascules 38, 40 et 42 reçoivent un signal d'horloge H issu du circuit de commande 14, après mise en forme, par l'intermédiaire de trois inverseurs 44, 46 et 48 destinés à accélérer les temps de transition du signal d'horloge. Il est en effet nécessaire de disposer d'une horloge relativement rapide afin de réaliser un comptage correct. Une entrée de mise à zéro R permet la mise à zéro de toutes les sorties Q1, Q2 et Q3, sous la commande du signal UVLO2.

Comme indiqué précédemment, les sorties du circuit de comptage Q1, Q2 et Q3 sont destinées à être décodées par le circuit logique combinatoire 18 pour sélectionner les éléments fusibles du réseau 20 ainsi que les résistances d'ajustement correspondantes de l'étage de modulation 22 pour ajuster la valeur globale des résistances R_1 et R_2 de la source de tension de référence.

Dans l'exemple de réalisation considéré, le réseau de fusibles comporte six éléments fusibles et l'étage de modulation 22 comporte essentiellement six résistances associées respectivement aux éléments fusibles du réseau 20 et regroupées sous la forme de deux ensembles

10

15

20

25

30

de trois résistances, assurant chacun la modulation de l'une des résistances R_1 et R_2 .

Ainsi, le circuit logique combinatoire dispose de six sorties S_1 à S_6 , assurant chacune la sélection de l'un des éléments fusibles et de l'une des résistances de l'étage de modulation 22.

On a représenté sur les figures 7 et 8 un exemple de réalisation du circuit logique combinatoire destiné à l'élaboration des signaux de sélection S1 à S6, calculé à partir de la table de vérité représentée sur la figure 8.

Ainsi, dans cet exemple, les signaux S1, S2, S3, S4, S5 et S6 satisfont aux relations suivantes:

$$S1 = \overline{Q3}.Q2.\overline{Q1}$$
 ; $S2 = \overline{Q3}.Q2.Q1$; $S3 = \overline{Q3}.\overline{Q2}.\overline{Q1}$ (3)

$$S4 = \overline{Q3.\overline{Q2.Q1}}$$
; $S5 = \overline{Q3.\overline{Q2Q1}}$; $S6 = \overline{Q3.\overline{Q2Q1}}$ (4)

On va maintenant décrire en référence aux figures 8a, 8b et 9, la structure du réseau de fusibles 20 permettant d'ajuster la valeur des résistances R_1 et R_2 (figure 1).

Sur la figure 8a, on a représenté une structure permettant d'ajuster la valeur de la résistance R_1 et sur la figure 8b une structure permettant d'ajuster la valeur de la résistance R_2 .

En se référant tout d'abord à la figure 8a, cette portion de circuit reçoit, en entrée, les signaux S1, S2 et S3 issus du circuit logique combinatoire 18. Elle comporte un ensemble de trois éléments fusibles 50, 52 et 54 et un ensemble de transistors de commande, à savoir un transistor PMOS M6 et des transistors de commande NMOS M7, M8 et M9. Ces transistors servent à sélectionner l'un des éléments fusibles 50, 52 et 54, en fonction des signaux S1, S2 et S3 issus du circuit logique 18 et diriger en conséquence la tension présente sur la cathode C pour provoquer le claquage de l'élément fusible sélectionné.

L'élément de circuit représenté sur la figure 8b présente une structure similaire et comporte également des éléments fusibles 56, 58

et 60 associés à des transistors de commande NMOS M10, M11 et M12 pour sélectionner l'un des éléments fusibles 56, 58 et 60 en fonction des signaux de commande S6, S7 et S8 issus du circuit logique 18.

Ce circuit est toutefois adapté à la configuration de la résistance R_2 à moduler, qui a un potentiel référencé à la masse.

On notera que les transistors de commande sont dimensionnés pour avoir une résistance équivalente d'environ 20 Ohms. Dans le cas de la structure représentée sur la figure 8a, le transistor de commande PMOS M6 possède une résistance équivalente Ron, à l'état passant, trois fois supérieure à celle des transistors de commande MOS M7, M8 et M9.

La résistance équivalente Ron des transistors est donnée par la relation suivante :

15
$$Ron = \frac{1}{\frac{\mu Cox}{(1 + \theta (V_{gs} - V_{p}))} \cdot \frac{W}{L} (V_{gs} - V_{p})}$$
 (5)

5

10

20

25

30

En se référant maintenant à la figure 9, on voit que chaque élément fusible est réalisé à partir d'un transistor NMOS M13. Ce composant possède un transistor bipolaire parasite dont l'utilisation permet de réaliser un court-circuit, ce qui correspond à un état claqué du transistor MOS M13, ou un circuit ouvert, ce qui correspond à un état bloqué du transistor MOS M13.

On notera qu'un pont résistif, constitué par l'association en série de résistances R_5 et R_6 , est disposé entre le drain et la source du transistor M13, de manière à abaisser la tension de claquage de ce composant afin de rendre compatible le fonctionnement des fusibles avec la technologie utilisée dans la source de tension de référence, afin d'éviter une altération de cette dernière.

En se référant maintenant à la figure 10, sur laquelle on a repris les éléments constitutifs du réseau de fusibles 20 ainsi que leurs transistors de commande M6 à M12, des résistances d'ajustement R_7 , R_8 , R_9 , R_{10} , R_{11} et R_{12} sont disposées chacune en série avec un fusible

10

15

20

25

30

50, 52, 54, 56, 58 et 60 correspondant. Le choix des valeurs de ces résistances dépend de la dispersion globale de la tension de référence et de la précision que l'on souhaite obtenir.

En considérant les éléments fusibles et les résistances correspondantes destinées à l'ajustement de la valeur de la résistance R_1 (partie droite du schéma de la figure 10), on voit que les résistances R_7 , R_8 et R_9 , associées chacune à un fusible 50, 52 et 54, sont placées chacune en parallèle sur la résistance R_1 . Ainsi, en claquant de manière sélective les éléments fusibles 50, 52 et 54, il est possible de modifier la valeur totale de la résistance R_1 en rajoutant en parallèle sur celle-ci l'une des résistances R_7 , R_8 et R_9 .

De même, il est possible d'agir sur les éléments fusibles 56, 58 et 60 pour raccorder l'une des résistances R_{10} , R_{11} et R_{12} (partie gauche du circuit de la figure 10) en parallèle sur la résistance R_2 .

Comme on le conçoit, l'invention qui vient d'être décrite permet d'ajuster précisément la tension de référence fournie par une source de tension, et ce de manière précise et sans avoir à utiliser des bornes spécifiques pour sélectionner les éléments fusibles servant à provoquer l'ajustement de la tension, et donc en conservant une configuration standard pour le circuit électronique qui est équipé d'un tel dispositif d'ajustement.

On notera, à cet égard, qu'il a été constaté que, grâce à l'invention, il est possible d'obtenir, après ajustement, une précision de la tension de référence fournie de l'ordre de 0,5 % pour 100 % des circuits ajustés.

On notera enfin que l'invention n'est pas limitée au mode de réalisation décrit. En effet, comme indiqué précédemment, l'invention s'applique également à tout circuit électronique analogique dont un paramètre de fonctionnement doit être précisément réglé, tel qu'un amplificateur opérationnel, un oscillateur, un comparateur, ...

10

15

20

25

30

REVENDICATIONS

1-Dispositif d'ajustement d'un paramètre de fonctionnement d'un circuit électronique analogique, comprenant un ensemble de résistances d'ajustement (R7, R8, R9, R10, R11, R12) configurables de l'extérieur du circuit pour moduler la valeur de résistances (R1, R2) du circuit et ajuster ainsi la valeur dudit paramètre, et des moyens fusibles (50, 52, 54, 56, 58, 60) associés chacun à l'une desdites résistances d'ajustement et destinés à être sélectionnés et claqués pour configurer les résistances du dispositif d'ajustement, caractérisé en ce qu'il comporte en outre un circuit logique combinatoire (18) recevant en entrée un signal de commande appliqué à partir de l'extérieur du circuit sur une borne de ce dernier et adapté pour sélectionner l'un des moyens fusibles (50, 52, 54, 56, 58, 60) en fonction d'un signal qui lui est appliqué.

2-Dispositif d'ajustement selon la revendication 1, caractérisé en ce qu'il comporte un circuit de comptage (16) raccordé au circuit logique (18) et recevant en entrée le signal de commande pour s'incrémenter à chaque transition de ce signal de commande, le compte du circuit de comptage constituant un signal d'adressage des moyens fusibles.

3-Dispositif d'ajustement selon la revendication 2, caractérisé en ce qu'il comporte en outre un circuit (14) de commande de l'activation et de la désactivation du circuit électronique et du dispositif d'ajustement raccordé entre ladite borne du circuit et le circuit de comptage et comportant un étage (26) de commande de l'activation et de la désactivation du circuit électronique et un étage (24) d'élaboration d'un signal d'horloge (H) pilotant le circuit de comptage.

4-Dispositif d'ajustement selon la revendication 3, caractérisé en ce que chaque étage de commande comporte un ensemble de diodes (T1, T2, T3, T4, T5, T6, T7, T8, T9, T10, T11) en série raccordées entre ladite borne du circuit électrique analogique et un élément de commutation commandé en fonction de la tension appliquée sur ladite

10

15

20

25

30

borne du circuit, lesdites diodes définissant, conjointement une tension de seuil d'activation de l'élément de commutation.

- 5-Dispositif d'ajustement selon l'une des revendications 3 et 4, caractérisé en ce que chaque étage de commande est muni d'un circuit à hystérésis (30, 32).
- 6-Dispositif d'ajustement selon l'une quelconque des revendications 2 à 5, caractérisé en ce que le circuit de comptage comporte un ensemble de bascules (38, 40, 42) de comptage et un ensemble de portes logiques (44, 46, 48) placées en entrée du circuit de comptage de manière à accélérer les transitions du signal de commande.
- 7-Dispositif d'ajustement selon l'une quelconque des revendications 1 à 6, caractérisé en ce que les résistances d'ajustement (R7, R8, R9, R10, R11, R12) sont respectivement disposées en série avec les éléments fusibles, chaque ensemble constitué par une résistance d'ajustement et un élément fusible étant disposé en parallèle sur une résistance (R1, R2) du circuit à ajuster.
- 8-Dispositif d'ajustement selon l'une quelconque des revendications 1 à 7, caractérisé en ce que les éléments fusibles sont formés chacun par un transistor MOS (M13) possédant un transistor bipolaire parasite.
- 9-Dispositif d'ajustement selon l'une quelconque des revendications 1 à 8, caractérisé en ce qu'il comporte des moyens de réglage (R5, R6) d'un seuil de tension de claquage des éléments fusibles.
- 10-Dispositif d'ajustement selon la revendications 9, dépendante de la revendication 8, caractérisé en ce que les moyens de réglage comportent un pont résistif disposé entre la grille et la source de chaque transistor MOS.
- 11-Circuit électronique analogique, caractérisé en ce qu'il comporte un dispositif d'ajustement selon l'une quelconque des revendications 1 à 10.
- 12-Circuit électronique analogique selon la revendication 11, caractérisé en ce qu'il constitue une source de tension de référence.

13-Procédé d'ajustement d'un paramètre de fonctionnement d'un circuit électronique analogique comprenant un ensemble de résistances d'ajustement (R7, R8, R9, R10, R11, R12) configurables de l'extérieur du circuit pour moduler la valeur de résistances du circuit (R1, R2) et ajuster ainsi la valeur dudit paramètre, et des moyens fusibles (50, 52, 54, 56, 58, 60) associés chacun à l'une desdites résistances d'ajustement et destinés à être sélectionnés et claqués pour configurer les résistances du dispositif d'ajustement, le procédé étant destiné à être mis en œuvre au moyen d'un dispositif d'ajustement selon l'une quelconque des revendications 1 à 10, caractérisé en ce qu'il comporte les étapes consistant à :

- mesurer le paramètre de fonctionnement du circuit ;
- mettre à zéro un circuit (16) de comptage;
- positionner le niveau de la tension d'alimentation du circuit au-delà d'une première valeur de seuil de manière à désactiver le circuit;
- générer un signal d'horloge (H) de commande du dispositif de manière à incrémenter un compteur jusqu'à un niveau de comptage correspondant à l'un des moyens des moyens fusibles;
- décoder le signal d'horloge et sélectionner le moyen fusible correspondant; et
- augmenter le niveau de la tension d'alimentation jusqu'à une tension de claquage du moyen fusible (50, 52, 54, 56, 58, 60).

25

5

10

15

FIG.1




FIG.2






FIG.3



4/8



FIG.4b







FIG.5



5/8

FIG.6




FIG.7




FIG.8

Q3	Q2	Q1	S1	S2	S3	S4	S5 /	S6
0	0	0	1	1	1	1	1	1
Ö	0	1.00	1	1	1	1	1	1
0	1	0	0	1	1	1	1	1
0	1	11	1	0	1	1	1	1
1	0	0	1	1	. 0	1	1	1
1	0	334	1	1	1	. 0	1	1
1	1	Ó	1	1	1	1	0::	1
1	1	13.1	1	1	1	1	1	0

7/8




FIG.9





FIG.10





BREVET D'INVENTION CERTIFICAT D'UTILITÉ



Code de la propriété intellectuelle - Livre VI

DÉPARTEMENT DES BREVETS

26 bis, rue de Saint Pétersbourg 75800 Paris Cedex 08

Téléphone: 01 53 04 53 04 Télécopie: 01 42 94 86 54

DÉSIGNATION D'INVENTEUR(S) Page N° .1. / . . .1

(Si le demandeur n'est pas l'inventeur ou l'unique inventeur)

epriorie . Of 33 04	33 04 Telecopie : 01 42 54 60 34	Cet imprimé est à remplir lisiblement à l'encre noire 08 113 W /260899					
los références pour ce dossier facultatif)		B 02/1154 FR-0DE					
N° D'ENREGIS	TREMENT NATIONAL	02 03 615					
TITRE DE L'INV	ENTION (200 caractères ou es						
		d'ajustement d'un paramètre de fonctionnement ique analogique.					
LE(S) DEMANE	DEUR(S):						
DESIGNE(NT)	EN TANT QU'INVENTEUR	: STMicroelectronics SA (S): (Indiquez en haut à droite «Page N° 1/1» S'il y a plus de trois inventeurs, rotez chaque page en indiquant le nombre total de pages).					
Nom	matan e lacitaque et manie	LAVILLE					
Prénoms		Sébastien					
Adresse	Rue	5 rue Valmy					
	Code postal et ville	38100 GRENOBLE					
Société d'appar	tenance <i>(facultatif)</i>						
Nom		PONTAROLLO					
Prénoms		Serge					
Adresse	Rue	362 rue Félix Faure					
	Code postal et ville	38950 SAINT MARTIN LE VINOUX					
	tenance (facultatif)						
Nom	······································						
Prénoms	- 	<u> </u>					
Adresse	Rue						
	Code postal et ville						
Société d'appar	tenance (facultatif)						
DATE ET SIGNATURE(S) DU (DES) DEMANDEUR(S) OU DU MANDATAIRE (Nom et qualité du signataire)		Paris, le 29 Juillet 2002					
		A. CASALONGA (bm 92-1044i) Conseil en Propriété Industrielle					

La loi n°78-17 du 6 janvier 1978 relative à l'informatique, aux fichiers et aux libertés s'applique aux réponses faites à ce formulaire. Elle garantit un droit d'accès et de rectification pour les données vous concernant auprès de l'INPI.



RAPPORT DE RECHERCHE PRÉLIMINAIRE

N° d'enregistrement national

établi sur la bas des dernières revendications déposées avant le comm ncement de la recherche

FA 621912 FR 0209615

DOCU	IMENTS CONSIDÉRÉS COMME PERT	Revendication concernée(s)	(s) Classement attribué à l'invention par l'INPI	
Catégorie	Citation du document avec indication, en cas de besoin, des parties pertinentes			
Y	PATENT ABSTRACTS OF JAPAN vol. 1999, no. 09, 30 juillet 1999 (1999-07-30) & JP 11 110067 A (MITSUBISHI ELE- CORP), 23 avril 1999 (1999-04-23 * abrégé *		G05F3/16	
Υ	US 6 281 734 B1 (MCCLURE DAVID C 28 août 2001 (2001-08-28) * le document en entier *	ET AL) 1-13		
Ą	EP 0 410 595 A (ADVANCED MICRO D INC) 30 janvier 1991 (1991-01-30 * le document en entier *			
A	PATENT ABSTRACTS OF JAPAN vol. 1999, no. 13, 30 novembre 1999 (1999-11-30) & JP 11 233634 A (MITSUBISHI ELE CORP;MITSUBISHI ELECTRIC ENGINEE LTD), 27 août 1999 (1999-08-27) * abrégé *		DOMAINES TECHNIQUES RECHERCHÉS (Int.CL.7)	
Α	US 6 424 593 B1 (KATO TETSUO ET 23 juillet 2002 (2002-07-23) * abrégé *	AL) 1-13	G05F	
Α	US 5 450 030 A (SHIN YOUNG-HO E 12 septembre 1995 (1995-09-12) * abrégé *	T AL) 1-13		
A	PATENT ABSTRACTS OF JAPAN & JP 2001 202147 A (MATSUSHITA E IND CO LTD), 27 juillet 2001 (20 * abrégé *			
	Date d'achèvement	to lo mehoreha	Examinateur	
			chobert, D	
X : part Y : part autr A : arri O : dive	ticulièrement pertinent à lui seul ticulièrement pertinent en combinaison avec un re document de la même catégorie ère-plan technologique ulgation non-écrite	T: théorie ou principe à la base d E: document de brevet bénéficiar à la date de dépôt et qui n'a ét de dépôt ou qu'à une date pos D: cité dans la demande L: cité pour d'autres raisons &: membre de la même famille, c	nt d'une date antérieure é publié qu'à cette date térieure.	

		·	
	,		

ANNEXE AU RAPPORT DE RECHERCHE PRÉLIMINAIRE RELATIF A LA DEMANDE DE BREVET FRANÇAIS NO. FR 0209615 FA 621912

La présente annex indique I s membres d la famille de brevets relatifs aux documents br vets cités dans le rapport de recherche préliminairé visé ci-dessus. Les dits membres sont contenus au fichi r informatique de l'Offic uropé n des br vets à la dat d10-06-2003 Les renseignements fournis sont donnés à titre indicatif et n'engagent pas la responsabilité de l'Office europé n des br vets, ni de l'Administration française

Document brevet cité au rapport de recherche		Date de publication			Membre(s) de la famille de brevet(s)		
JP	11110067	Α	23-04-1999	AUCL	JN		
US	6281734	B1	28-08-2001	US	2002030526	A1	14-03-2002
 ЕР	0410595	 A	30-01-1991	US	5047664	Α	10-09-1991
				ΑT	146900	T	15-01-1997
				DE	69029489	D1	06-02-1997
				DE	69029489	T2	10-07-1997
				EP	0410595	A2	30-01-1991
				ĴΡ	3131051	A	04-06-1991
JP	11233634	Α	27-08-1999	AUCI	JN		
 !!S	6424593	B1	14-03-2002	JP	2002042472	 A	08-02-2002
00			2 . 3 . 3 .	US	2002031041	A1	14-03-2002
	5450030	A	12-09-1995	KR	9611261	B1	21-08-1996
-	0.0000		:, _::	JP	7142678	A	02-06-1995
JP	2001202147		27-07-2001	AUC	 Un		1

		• • • • • • • • • • • • • • • • • • • •
**		
		i